過去 2 年間、ほぼすべての注目が GPU、コンピューティング能力、高度なプロセス ノードに集中してきました。シングルカードのパフォーマンスが向上し、AI クラスターが数万のアクセラレータに拡張されるにつれて、根本的な矛盾が静かに表面化しています。 データはシステム全体で効率的に流れることができなくなります。
それは、単純な都市比喩で理解できます。 コンピューティング ノードは超高層ビルのようなもので、年々高さと性能が向上しています。しかし、これらの建物を接続する道路は一度も整備されていません。結果は明らかです。強力なハードウェアが準備できているにも関わらず、データ トラフィックが極度に混雑します。
このレポートで最も示唆に富む見解は次のとおりです。 448G 時代には、チップ、さらには光モジュールも基本的に完全に成熟しており、大量導入の準備が整っています。 本当のボトルネックは、長い間無視されてきたハードウェア、つまりコネクタ、物理リンク、電気相互接続エコシステム全体にあります。
中心的な課題が次から移行するとき 不十分なコンピューティング能力 に システム帯域幅が不十分です、 そしてボトルネックはチップ内部からチップとラックの間に移動します。 AI インフラストラクチャの競争ロジックは完全に書き換えられています。
AI の爆発的な需要により、データセンターは 448G 高速相互接続時代に突入しています。業界の課題はもはや技術的な実現可能性ではなく、SerDes、コネクタ、光リンクを含む完全な相互接続システムが AI の急激な成長に追いつくことができるかどうかです。
このレポートは、大規模な AI クラスターがデータセンターの帯域幅の爆発的かつ指数関数的な増加を促進しているという核心的な判断を提示しています。3 つの主要なスケーリング パスが将来の相互接続開発を定義します。
核となる結論: AI の最大の問題点は、もはやコンピューティングが不十分であることではなく、 不十分な相互接続能力。
このレポートは、次の中核標準を中心にしています。 レーンあたり 448G。
448G が避けられない理由: 超大規模 AI クラスターの帯域幅要件をサポートし、PB レベルのスイッチング容量を構築します。
成熟した技術基盤はすでに整っています。 3nm CMOSプロセスは100GHzを超える高周波帯域幅を提供し、 224GS/sの高速DAC/ADC、 次世代の高性能 SerDes アーキテクチャ。
つまり、チップ側のハードウェアは 448G アップグレードに向けて完全に準備されています。
これは、このレポートの最も重要な洞察です。
1. SerDes の厳しい物理的制限
112GHz の動作帯域幅、100fs 未満のジッター、超高 SNR 要件が要求され、高速電気 SerDes は物理的限界に近づいています。
2. コネクタが最短基板になる
既存の OSFP 構造は、PAM6 変調をほとんどサポートできません。
従来のコネクタは、高速シナリオでは PAM4 に適応できません。
明確な結論: 将来の 448G アプリケーションは、今日のレガシー コネクタ ソリューションに依存できません。
3. シグナルインテグリティの重大なリスク
高周波損失、クロストーク干渉、BGA トランジションのボトルネックにより、安定した伝送が制限されます。
業界のソリューションは、柔軟な相互接続と 2D 高密度接続アーキテクチャに重点を置いています。
このレポートでは、次の 3 つの主流の変調フォーマットを詳細に比較しています。
重要な結論: 高次変調による追加の利点は、コストの高騰と技術的リスクを相殺することはできません。 2028 年になっても、PAM4 は大規模導入向けの信頼できる唯一の主流ソリューションであり続けるでしょう。
光学技術は最も信頼できるブレークスルーとなりました。
光モジュールはボトルネックではなく、次世代 AI 相互接続の中核となるブレークスルーです。
AI は、コンピューティングと送信の間の本来のバランスを崩しました。 448G の新時代では、コアの制約としてのコンピューティング パワーが相互接続に取って代わります。 高速リンク、コネクタ、光相互接続をマスターした者が、AI インフラストラクチャ競争の次の波で支配的な地位を獲得することになります。