より小規模な AI インフラストラクチャに高出力を組み込む

新しいパワーデバイス設計は、熱をより速く排出し、エンジニアがより多くの電力をより小さなラックに詰め込めるようにすることで、AI システム内での電力の収まり方を変える可能性があります。

Navitas Semiconductor は、高出力システムにおける電力密度と熱性能の向上を目的とした、第 5 世代 GeneSiC 炭化ケイ素パワーデバイス用の 2 つの新しいパッケージ オプションを導入しました。

このデバイスには、上面冷却型 QDPAK パッケージと、非対称リードを備えた薄型 TO-247-4L パッケージが含まれています。どちらも 1200 V SiC MOSFET をサポートしており、システム設計者が熱と基板スペースを管理できるようにしながら、デバイスの耐久性を向上させるように設計されています。

これらのデバイスは、同社の第 5 世代 Trench-Assisted Planar (TAP) SiC テクノロジーに基づいて構築されています。この設計により、RDS(on) × QGD の性能指数が約 35% 向上し、QGD / QGS 比が約 25% 向上します。また、このデバイスはゲートしきい値電圧を 3 V 以上に維持して、寄生ターンオンのリスクを軽減し、安定したスイッチングを可能にします。

QDPAK パッケージは熱管理に重点を置いています。この設計では、PCB を通して熱を除去するのではなく、パッケージの上部からヒートシンクに熱を直接移動させます。これにより、熱抵抗が低減され、システム全体のサイズが縮小されます。パッケージ内の寄生インダクタンスが低いため、より高い周波数でのよりクリーンなスイッチングもサポートされます。

QDPAK 構造により、より大きなダイ サイズとより高い電流能力が可能になり、高電力設計で非常に低い RDS(on) 値が可能になります。表面実装フォーマットにより、自動製造と大量組み立てがサポートされます。

パッケージの設置面積は 15 mm × 21 mm、高さは 2.3 mm です。成形された溝により、パッケージ サイズを大きくすることなく沿面距離が 5 mm に増加します。最大 1000 VRMS の動作をサポートし、600 を超える比較的トラッキング インデックスのエポキシ モールディング コンパウンドを使用します。

2 番目のオプションである TO-247-4-LP スルーホール パッケージは、基板上の垂直方向のスペースが限られているシステムを対象としています。標準の TO-247-4 パッケージと比較して PCB 上の高さを減らすことにより、この設計により、コンパクトなシステムでより高い電力密度が可能になります。

このパッケージには非対称リードも導入されています。ゲート ピンとケルビン ソース ピンのリードが細くなったことで、PCB 製造時の組み立て精度が向上しました。

この設計は、システムのサイズと高さの制限が厳しく、効率的な熱管理が必要な AI データセンターの電源などのアプリケーションを対象としています。

「当社の顧客は、AI データセンターおよびエネルギー インフラストラクチャ アプリケーションで可能なことの限界を押し広げています」と Navitas の SiC ビジネス ユニットの副社長兼 GM である Paul Wheeler は述べています。